⑩日本国特許庁(JP)

回特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1 - 110275

@Int.Cl.⁴

 ❸公開 平成1年(1989)4月26日

G 01 R 31/28

G-6912-2G

審査請求 未請求 請求項の数 11 (全5頁)

図発明の名称 試験重畳回路

②特 額 昭63-239904

②出 額 昭63(1988)9月27日

優先権主張 Ø1987年9月28日⑬イギリス(GB)⑩8722770

ウッド グレーン コープス 35

⑪出 願 人 プレッシー オーバー イギリス国 アイジー1 4エイキユー, エセツクス, イ

シーズ リミテッド ルフオード, ビカレージ レーン(番地なし)

砚代 理 人 弁理士 茂 村 皓 外3名

明 細 書

1. 発明の名称

武政重要回席

- 2. 特許請求の範囲
 - (1) ある回路の論理プロック間におけるバッフ・アとして動作するようにされ、かつ第1の論理プロックに接続されているデータ入力ポートから第2の論理プロックに接続されているデータ出力ポートへ行くパッファリングされたデータ経路となるようにした試験散費回路において、

前記試験重要回路は走査入力ポート及び定金を 力ポートと、データをクロツクにより入出した。 ないフスタと、前記で、を制御可能にある を複数のマルチプレクサと、前記レジスタートの記記レジスタへの経路と、前記レジスタートへの ら前記データ出力ポートへの経路とを備えてい タから前記走査出力ポートへの経路とを のことを特徴とする試験理量回路。

(2) 財求項1記載の試験重要回路において、更に第1のレジスタと前記データ出力ポートとの関

の経路に配置された第2のレジスタを有すること を特徴とする試験重量回路。

- (3) 請求項1又は2記載の試験重要回路において、更に前記レジスタ又は第1のレジスタから前記データ経路を制御するマルチプレクサへの経路を含むことを特徴とする試験重要回路。
- (4) 請求項1,2又は3記載の試験金優回路において、更に前記データ出力ポートからマルチブレクサへ行く軽路を有し、前記マルチブレクサにより前記走査入力ポートから前記レジスタへ、又は前記第1のレジスタへ行く経路を制御することを特徴とする試験重景回路。
- (5) 鶏求項2、又は前記いずれかの項記収の試験重要回路において、前記第1及び第2のレジスタはシフト・レジスタであることを特徴とする試験重要回路。
- (6) 請求項5記数の試験重要回路において、更にそれぞれのクロック哲母を前配第1及び第2のレジスタに申加する手段を有することを特徴とする試験重要回路。

- 2 -

and the contract of the second of the contract of

- (7) 複数のモードにより動作するようにされた 的記いずれかの簡求項記載の試験重要回路におい て、知1のモードの前記試験重要回路は、データ をデータ入力ポートからデータ出力ポートへ供給 するようにされ、同時にデータ(試験パターン) を前記走査入力ポートから前配レンスタに供給す るようにされたことを特徴とする試験重量回路。
- (8) 第2のモードにより動作するようにされた 誘弦項⁴記載の試験銀髪回路において、

データ (試験パターン) はデータ入力ポートから 前記レジスタに供給され、同時に試験パターンが 前記レジスタから第2のレジスタに供給されるこ とを特徴とする試験重要図路。

- (9) 誘求項を記載の試験重要回路において、第 2のモードの試験パターンは回時に前記第2のレジスタから前記データ出力ポートに供給するよう に形成されたことを特徴とする試験重要回路。
- (10) 請求項 + C 記載の試験競毀回路において、 更に、前記データ出力ポートから、マルチプレク サを介して前記第1のレジスタへ行く経路を有す

- 3 -

法により、試験可能な回路素子数を増加していた。これらの技術は回路素子の「逆駆動」と呼ばれるものの限界を克服して、適当な試験経路を確立することができない。他の従来例では、全てのD型フリツア・フロップを特殊な試験回路により置換して限定的な走査経路の素子試験をエネーブルすることが必要であつた。この解決方法は同期しているこれらの回路部分にアクセスすることができるだけである。

第1図は従来の論理回路のプロツク図を示しており、これには論理プロツク10が含まれている。 論理プロツク10は、それぞれパツフア素子11 によつてそれぞれパツフアリングされ、次いで第 2の論理プロツク12の各入力に供給される複数 の出力を有する。

論型プロツク10又はプロツク12の各回路系子を試験するときは、外部からアクセス可能な異常に大きな数のノードが必要とされる。

発明の更約

本発明は、前記の限界及び欠点を最小化し、又

ることを特徴とする試験重要回路。

(11) 頭球項 中 記載の試験超級回路において、 更に、前配第1のレジスタから、前記データ入力 ボートを制御するマルチプレクサを介して前記データ出力ボートへ行く経路を有することを特徴と する試験重要回路。

3. 発明の詳細な説明

産業上の利用分野

この発明は、走套入力及び走査出力方法を用いた回路基板試験に用いる試験選受回路に関する。 <u>機来の技術とその関係点</u>

これまで、生容経路方法は回路級板素子の試験で支援するために用いられてきた。試験パターンを回路素子に適用できるようにするためには、外部的にアクセス可能なノードを設けることが必要である。難似的な「釘のベッド(Bed of Nail)」を作動させる方法がしばしば用いられるが、この方法では多数のノードが、これらのノードの駆励及び監視に係わる機構を直列化する一連のチップに対して、アクセス可能にされる。このような方

- 4 -

は解決する試験重要回路を提供することを目的と する。

<u>実 危 例</u>

振付する第2図及び第3図を参照して実施例に より更に詳細に説明する。

第2因に示すように、通常、論理プロック10 と論理プロック12との間に通常、設けられてい

- 6 -

る従来のパツファ素子11は本苑明により周期は 庭園昼回路14により置換される。

第3回を参照すると、本発明による同期試験重 登回路の1段が示されている。パツファ素子11 の各パツファ要素が第3回に示す段のうちの一つ により置換されることが理解されるであろう。通

- 7 -

が設けられる。

データ出力ポート 2 2 からマルチプレクサ 3 O へ戻る軽路 3 2 が設けられる。

シフト・レンスタ 2 5 にはクロツク φ 1 が入力され、またシフト・レシスタ 2 7 にはクロツク φ 2 が入力されている。マルチプレクサ 2 8 . 2 9 . 3 0 及 び 3 3 が、 幻御入力 2 0 (第 2 図)を介して供給される信号の制御により、動作することは理解されるであろう。

本発明の同期試験重要回路は、以下のような種種のモードで動作することができる。

[モード " 0 " (通常動作)]

以上で説明したように、通常動作では、動作データが論理プロック10(第2回)からデータ入 カポート21、インパータ34、マルチプレクサ 28、経路23、マルチプレクサ33、インパー タ35を介してデータ出力ポート22にわずかな 選近又は遅近なしで供給される。従つて、同期試 験重量回路はパツフアとして動作する。同時に、 試験のために、クロック信号の1 を印加すること 常の動作では、各段が論理プロック10から次の 論理プロック12へ行く軽弱のうちの一つのデータをパッファリングするように構築入力ポート21、 マルチプレクサ28、軽路23、マルチプレクサ 33を介してデータ出力ポート22に行く。 ガンバータ 3 3 たけでで、イングのようを経路23には、図示ができ、イングではまる。 走査入力16及び走査出力18にそれ対応し、以上で関明度を回路に共通にそれでもよい。

データ入力ポート 2 1 から、マルチプレクサ 2 8、マルチプレクサ 2 9 及びシフト・レジスタ 2 5 を介して定査出力ポート 3 1 へ行く経路が設けられている。

走査入力ポート24からマルチプレクサ30、マルチプレクサ29、シフト・レジスタ25、シフト・レジスタ27、経路26及びマルチプレクサ33を介してデータ出力ポート22へ行く経路

- 8 -

により、試験パターンを走査入力ポート24からマルチプレクサ30及び29を介してシフト・レジスタ25にクロツク入力することができる。マルチプレクサ30及び29の制御により、試験パターンが同一のときは国時に、試験パターンをロードするときは選次的に、複数段のシフト・レジスタ25にロードすることができる。

[モード"1"]

- 10 -

レジスタ25に転送される。

[E - F " 2 "]

モード ° 2 ° において、マルチプレクサ30及 び29は定査入力ポート24を選択して、経路2 3をディセーブルさせ、かつ経路26をエネーブ ルさせる。シフト・レジスタ27のデータ(試験 パターン)は未だデータ出力ポート22に出力さ れている。クロツク信号の4を印加することによ り、前にサンアリングされたシフト・レジスタ 2 5内のデータを定査出力ポート31にシフトさせ て分析させる。新しい試験パターンが走査入力ポ ート24に同時に入力されたときは、この試験パ ターンもシフト・レジスタ25に同時にロードさ れる。従つて、このモード『2『では、試験バタ ーンがシフト・レジスタ27から論理プロツク1 2の回路選子に入力されており、また論理プロツ ク10の回路素子に前に印加された試験パターン の試験結果がシフト・レジスタ25から取り出さ れ、かつ新しい試験パターンがシフト・レジスタ 25にロードされ、次に論理プロツク12の回路 森子の試験、又は自己試験において用いられる。

- 11 -

試験パターンの同時に入力し、供給し、かつサン プリングすることは、回路試験を促進させるもの である。

4. 図面の簡単な説明

第1図は従来の論理回路のプロツク圏、

第2図は本発明による関邦試験監査回路を含む 論理回路のプロック図、

第3図は第1図に示す試験近髪回路の1段のプロック図である。

16… 企 查 入 力 、

- 13 -

これらの動作は国時に実行可能である。

[= - F " 3 "]

このモード の 3 の は「自己は願」モードであり、当該段そのものを試験するのに用いられる。 4 の 日 3 2 は経路 3 2 を試験するのに用いられる。 クロック包号 0 1 に用いファンク 2 5 をかった 2 2 で 2 9 に 2 5 に 行き、以下モード の 2 で で 1 アング可能となる。

論理プロック10の前段、及び論理プロック1 2の次の同じような同期試験定要回路と連続して、 この同期試験重要回路が論理プロックの回路影子 を試験できることは、明らかである。

制御回路の通当な動作により、外部的にアクセス可能なノードの必要性が最小化されるので、更に多くの回路業子の試験が可能になる。

モード " 2 " の動作に関連して説明したように、

- 12 -

18…走查出力、

21…データ入力信号ポート、

22…データ出力ポート、

23.26.32…経路、

24…定査入力ポート、

25. 27…シフト・レジスタ、

28. 29. 30. 33…マルチプレクサ、

31…走査出力ポート。

代理人 镣 村 皓

